單片機上拉電阻、下拉電阻的詳解和選取
發(fā)布時間：2020-12-28 11:00:32 點擊次數(shù)：1577
1.概念
1.上拉是通過電阻將不確定信號鉗位到高電平！“電阻器還充當(dāng)電流限制器”！下拉同理！
2.上拉電路將電流流入器件，而下拉電路則是輸出電流
3.弱和強僅在上拉電阻的電阻上有所不同，從未嚴(yán)苛的差別
4.對于非集電極（或漏極）開路輸出型電路（例如平常柵極電路），增加電流和電壓的能力受到限制。上拉電阻的機能主要是為集電極開路輸出電路輸出電流通道。
二，抗拉力
1.通常當(dāng)作單鍵觸發(fā)器，如果IC本身并未內(nèi)部電阻，則為了將單鍵維持在未觸發(fā)狀態(tài)或在觸發(fā)后回到原始狀態(tài)，必須連接另一個電阻器IC以外。
2.數(shù)字電路具備三種狀態(tài)：高電平，低電平和高阻抗?fàn)顟B(tài)。在某些應(yīng)用中，不需要高阻抗?fàn)顟B(tài)。您可以使用上拉電阻或下拉電阻來使其處于穩(wěn)定狀態(tài)，實際取決于設(shè)計。根據(jù)要求！
3.一般來說，它是I/O端口，有些可以設(shè)置，有些不能設(shè)置，有些是內(nèi)置的，有些需要外部連接。I/O端口的輸出類似于三極管的c。當(dāng)c連接到電阻器和電源時。電阻一齊變?yōu)镃拉電阻，也就是說，如果端口在正常狀態(tài)下為高，則電阻變成@nz@電阻。當(dāng)c通過一個電阻接地時，該電阻稱做下拉電阻，因此該端口通常為低電平，可以工作嗎？例如：“當(dāng)連接到上拉電阻的端口設(shè)置為輸入狀態(tài)時，其正常狀態(tài)為高電平，用于檢測低電平輸入”。
4.當(dāng)總線驅(qū)動能力缺乏時，上拉電阻器用于提供電流。一般來說，它是提供電流，而下拉電阻器用于吸收電流，這就是我們通常所說的灌電流。
5.連接電阻以預(yù)防輸入端子浮動
6.減小外部電流對芯片的干擾
7.用cmos保障保障二極管，一般電流不大于10ma
8.通過上拉或下拉增加或縮減驅(qū)動電流
9.可能會變更級別，通常在TTL-CMOS匹配中使用
10.引腳懸空時處于某種狀態(tài)
11.增加高電平輸出時的驅(qū)動能力。
12.提供OC門的最新信息
三，上拉電阻的應(yīng)用法則
1.當(dāng)TTLcircuit驅(qū)動COMScircuit時，如果TTLcircuit的輸出高電平低于COMS電路的最小高電平（通常為3.5v），則需要連接一個上拉電阻到TTL的輸出端子以增加輸出高電平的值。……………………...
2.OC門電路“必須先添加上拉電阻，然后才能使用”。
3.為了增加輸出引腳的驅(qū)動能力，在某些單芯片引腳上不時使用上拉電阻。
4.在COMS芯片上，為預(yù)防靜電破壞，未使用的引腳不能懸空。通常，連接一個上拉電阻以減小輸入阻抗并提供泄漏荷通路。
5.在芯片的引腳上增加上拉電阻，以提高輸出電平，從而提高芯片輸入信號的噪音容忍度，并提高抗干擾能力。
6.提高總線的抗電磁干擾能力。如果引腳懸空，則更容易接納外部電磁干擾。
7.長期傳輸中的電阻不匹配易于導(dǎo)致反射波干擾，下拉電阻為電阻匹配，有效性抑止了反射波干擾。
8.數(shù)字電路中未使用的輸入引腳必須連接到固定電平，并連接到高電平或通過1k電阻接地。
四，上拉電阻阻值選擇規(guī)范
1.考慮芯片的省電和電流吸收能力，應(yīng)該足夠大；電阻大，電流小。
2.它應(yīng)該足夠小以確保足夠的驅(qū)動電流；電阻小，電流大。
3.對于高速電路，過多的上拉電阻或許具備平滑的邊沿。
以上三點通常在1k和10k之間選擇，下拉電阻器也是如此。
上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管的特性和下級電路的輸入特性來設(shè)置，并且需要考慮以下因素：
1，驅(qū)動能力和功耗的均衡，以上拉電阻為例通常，上拉電阻越小，驅(qū)動能力越強，但是功耗也越大。設(shè)計時應(yīng)留意兩者之間的抵消。
2，低級電路的驅(qū)動要求，以相同的上拉電阻為例。當(dāng)輸出為高電平時，開關(guān)將斷開。上拉電阻應(yīng)該適當(dāng)?shù)剡x擇，以提供足夠的電流到下游電路。
3，優(yōu)劣電平設(shè)置，不同電路的輕重電平閾值電平會有所不同，應(yīng)恰當(dāng)設(shè)置電阻值以確保輸出正確的電平，以上拉電阻為例。當(dāng)輸出為低時，開關(guān)管開啟。上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保它們低于零電平閾值。
4.頻率特性。以上拉電阻為例。上拉電阻器與開關(guān)的漏極-源極級之間的電容以及較低級電路之間的輸入電容將形成“rc延遲”。電阻越大，延遲越大。在這方面，上拉電阻的設(shè)置應(yīng)考慮電路的需要。
設(shè)置下拉電阻的法則與上拉電阻相同。
OC門輸出高電平是高阻抗?fàn)顟B(tài)，其上拉電流應(yīng)由上拉電阻提供。將輸入端口設(shè)置為不超過100ua，將輸出端口驅(qū)動電流設(shè)置為大概500ua，基準(zhǔn)工作電壓為5v，并且輸入端口的長短電壓平緩閾值為0.8v（低于此值低）；2V（高級別閾值）。
當(dāng)選擇了上拉電阻：500ua的x 8.4K=4.2也就是說，輸出端可以低于0.8v，當(dāng)它大于8.4k更大拉下去，這是最小的阻力，并且，如果它不能被拉低如果輸出端口驅(qū)動電流大，則可以減小電阻以確保下拉時電阻可以低于0.8v;當(dāng)輸出高電平時，忽略管的泄漏電流。兩個輸入端口需要200ua，200uax15K=3V意味著上拉電阻壓降為3v，輸出端口可以達(dá)到2v。該電阻是最大電阻值。到2V了。選10K可用。【最大壓降/最大電流，最小電壓降/最小電流】
COMS門可以參看74hc系列設(shè)計。管的泄漏電流不可忽略。io端口的具體電流在不同級別下也有所不同。以上僅是規(guī)范。一句話可以歸納為：當(dāng)輸出為低電平時，請勿向輸出端口供電。（否則，剩余的電流會饋送到級聯(lián)的輸入端口，如果大于低電平閾值，它將是不精確的）
此外，還應(yīng)留意以下幾點：
答：這取決于輸出端口驅(qū)動的裝置。如果裝置需要高壓且輸出端口的輸出電壓缺乏，則需要添加上拉電阻。
b.如果有上拉電阻，則默認(rèn)情形下其端口為高電平，并且您必須使用低電平來控制它。例如三態(tài)門電路三極管的集電極或二極管的正極來控制上拉電阻器。電流被下拉至低電平。相反，
c.特別用于接口電路。為了取得一定的水準(zhǔn)，通常使用這種方式來確保正確的電路狀態(tài)以避免事故。例如，在電機控制中，逆變器橋的上下臂不能直接連接。它們都由同一臺單片機驅(qū)動，并且必須設(shè)置初始狀態(tài)。
盡量驅(qū)動灌電流。
選擇電阻時，請在測算后選擇最相近規(guī)格值的電阻！
P0上拉電阻的緣故是：
1.P0口片無上拉電阻
2.P0工作時為I/O口，上部FET處于關(guān)閉狀態(tài)，因此輸出引腳處于懸空狀態(tài)，因此當(dāng)p0用于輸出線時，它是漏極開路輸出。
3，由于芯片上并未上拉電阻，上層FET再度關(guān)閉，p0輸出1時端口電平不能上拉。
P0是雙向接口，其他P1，P2，P3是準(zhǔn)雙向接口。準(zhǔn)雙向接口是因為讀取外部數(shù)據(jù)時需要“準(zhǔn)備”。為什么需要打算？
當(dāng)微控制器讀取準(zhǔn)雙向端口的端口時，應(yīng)首先將端口鎖存器分配為1，目的是關(guān)閉FET，而不是由于片上FET導(dǎo)通將端口鉗位在低電平。。
