晶體管的未來，靠二維材料了
發(fā)布時間：2021-04-23 17:36:12 點擊次數(shù)：194
近年來，諸如二硫化鎢(WS2)之類的2D資料在未來邏輯芯片的制造中能夠發(fā)揮至關(guān)重要的作用。由于其卓越的功能，它們有望完成終究的柵極長度縮放，并因而能夠擴展邏輯晶體管的縮放路線圖。他們還能夠經(jīng)過啟用緊湊的后端兼容晶體管，徹底改變咱們對芯片架構(gòu)的觀點，然后模糊前端和后端之間的邊界。
近年來，根據(jù)實驗室的2D晶體管現(xiàn)已適當老練，而且正在為其工業(yè)運用開發(fā)一條路線。一起，正在處理提高設(shè)備功能的剩余應(yīng)戰(zhàn)。
在本文中，imec的項目總監(jiān)Iuliana Radu解釋了全球?qū)@些資料的興趣，尤其是它們對進一步擴展邏輯技能路線圖的承諾。
2D資料具有卓越的功能
2D資料是構(gòu)成二維晶體的一類資料。在這種優(yōu)雅的2D尺寸中，它們具有令人著迷的電，熱，化學和光學特性。這些資料中最著名的是石墨烯，一種六角形的蜂窩狀碳原子片。石墨烯具有超卓的機械強度，高的熱電傳導性和奇特的光學功能。
可是，二維資料的探究現(xiàn)已遠遠超出了石墨烯?；瘜W式為MX 2的一類過渡金屬二鹵化物具有多用途的性質(zhì)，可與石墨烯互補。
與石墨烯不同，二硫化鎢(WS2)，二硫化鉬(MoS2)和其他一些具有廣泛的帶隙，使其成為天然半導體。根據(jù)其化學組成和結(jié)構(gòu)配置，原子上薄的2D資料也能夠歸類為金屬或絕緣資料。由于其卓越的功能，二維資料的機會現(xiàn)已出現(xiàn)在多個運用領(lǐng)域，包含(生物)傳感，能量存儲，光伏，光電和晶體管縮放。
根據(jù)2D的晶體管有望完成終究的柵極長度縮放
在芯片制造中，諸如WS2和MoS2之類的2D半導體已成為替代晶體管導電通道中“Si”的候選資料，他們具有巨大的優(yōu)勢?與Si相比，根據(jù)2D的場效應(yīng)晶體管(2D-FET)有望更不受短溝道效應(yīng)的影響-短溝道效應(yīng)已成為進一步擴展Si晶體管尺寸的首要妨礙。
的確，跟著根據(jù)Si的晶體管溝道越來越小，即便柵極上沒有電壓，電流也開端在其上走漏。跟著每一代技能的開展，這種效應(yīng)被稱為短溝道效應(yīng)，情況也變得越來越糟，危害了進一步的柵極長度定標。當今的干流晶體管技能FinFET在某種程度上抵消了這種影響。在這種晶體管架構(gòu)中，鰭狀溝道區(qū)能夠做得更薄，而且柵極在不止一側(cè)上包圍溝道。這使得柵極電壓更簡單操控根據(jù)Si的溝道內(nèi)載流子的活動。行將到來的向納米片晶體管的過渡-柵極現(xiàn)在五湖四海圍繞著通道-進一步樹立在這個主意的根底上，供給了更好的靜電操控。可是，當縮放到3nm以上時，問題再次出現(xiàn)。這便是高機動性WS2和MoS2能夠支撐的當?shù)?。它們能夠被?gòu)造成幾個乃至單個原子層，然后供給了供給非常薄的溝道區(qū)域的或許性。這極大地約束了電流活動的途徑，然后在關(guān)閉設(shè)備時使電荷載流子更難走漏。因而，它們有望完成終究的柵極長度縮放(10nm以下)，而無需擔心短溝道效應(yīng)。
為了支撐這些承諾，咱們在imec的團隊最近進行了一項設(shè)計技能協(xié)同優(yōu)化(DTCO)研討。咱們展示了2D-FET如何以堆疊的納米片晶體管體系結(jié)構(gòu)為最或許的刺進點來進一步擴展邏輯器材技能的擴展路線圖。
2D資料可用于構(gòu)建緊湊的back-end-of-line switches
2D半導體的運用或許會超出高功能晶體管的范圍。另一個潛在的運用領(lǐng)域包含功能和面積約束較小的低功率電路。例如片上電源管理系統(tǒng)，信號緩沖器和存儲器選擇器。最重要的是，經(jīng)過啟用小型后端兼容開關(guān)，能夠運用2D資料徹底改變芯片的后端(BEOL)。
芯片制造大致可分為兩部分：在其間構(gòu)建晶體管的前端(FEOL)，以及經(jīng)過多層互連連接晶體管以構(gòu)成功能電路并傳輸功率的BEOL。跟著傳統(tǒng)晶體管的縮放變得越來越具有應(yīng)戰(zhàn)性，科學家一直在尋找在BEOL中增加晶體管和小型電路的辦法，然后在FEOL中節(jié)省了一些面積?？墒?，這樣做只能運用能夠在相對較低的溫度下集成的資料，以免損壞設(shè)備及其下方的互連。運用2D半導體應(yīng)該能夠做到這一點。運用根據(jù)2D的晶體管而不是其他一些“ BEOL”候選資料的另一個長處是具有樹立n型和p型器材的潛在能力，這是CMOS邏輯的必要條件。
根據(jù)實驗室完成的超大規(guī)劃2D晶體管表現(xiàn)出超卓的功能
可是，咱們是否能夠經(jīng)過實驗來構(gòu)建這些超大規(guī)劃2D-FET，而且它們是否能夠?qū)嵭衅湓诠δ芊矫娴某兄Z?近年來，科學家探究了各種MX2資料。開始，根據(jù)MoS2的設(shè)備被證明是最老練的，實驗陳述的最高遷移率值挨近理論值200cm2/Vs。最近，根據(jù)WS2的FET也或許顯現(xiàn)出競爭性結(jié)果。從理論上講，它們具有更高的功能潛力。在改善觸摸電阻和增強器材功能方面取得了進展。
例如，在imec，咱們的團隊能夠演示功能齊全的2D-FET，其溝道厚度僅為1-2個單層，長度為30nm。咱們還顯現(xiàn)了經(jīng)過運用雙門控設(shè)備結(jié)構(gòu)改善的靜電操控。傳統(tǒng)的FET頂部只有一個柵極，而雙柵極晶體管一起具有頂部和底部柵極，當連接時，能夠改善對溝道的靜電操控。
正在開發(fā)一條向工業(yè)規(guī)劃生產(chǎn)2D-FET的前進途徑
如果咱們能夠大量生產(chǎn)2D-FET，那么它們就能在邏輯技能路線圖中找到它們的位置。這將是選用工業(yè)技能的要害。這意味著咱們需求能夠?qū)⑦@些設(shè)備帶出實驗室，并運用行業(yè)標準的生產(chǎn)東西將它們集成在300mm晶圓上。
Imec為在300mm集成流程中選用這些2D資料奠定了根底。此流程用于研討各種處理條件的影響并努力提高功能。例如，能夠運用金屬有機化學氣相堆積(MOCVD)演示2D資料在300mm晶圓上的高質(zhì)量生長，該進程是經(jīng)過化學反應(yīng)在表面堆積晶體的進程。運用該東西，能夠在整個300mm晶圓上以單層精度操控厚度。實驗標明，較高的堆積溫度(即950°C)對鍍層的結(jié)晶度和缺點率有有益的影響。
圖：運用300mm工藝制造的2D器材的TEM圖像。
可是，更復雜的晶體管體系結(jié)構(gòu)(例如堆疊的納米片，或者更深層的路線是互補FET(CFET))或許需求替代性的堆積技能。對于處理熱預(yù)算有限的后端電路也是如此。因而，Imec研討了其他堆積技能，并探討了運用搬運工藝的可行性–允許將2D通道移動到現(xiàn)已部分制造的300mm Si襯底上。
正在處理三個首要應(yīng)戰(zhàn)
目前，單個設(shè)備的功能要比陳述的實驗室設(shè)備低一個數(shù)量級，而300mm的集成流程則用于了解工藝影響并確認集成妨礙。溝道資料的質(zhì)量和缺點率的操控仍然是提高器材功能的最大應(yīng)戰(zhàn)。第二個妨礙是源極/漏極觸點的觸摸電阻，需求降低到可接受的水平。第三，需求開發(fā)綜合模型以完成上述設(shè)備架構(gòu)設(shè)計，并具有內(nèi)置的實踐流程假定。
