晶圓代工大廠臺積電(TSMC)董事長劉德音在以虛擬(在線)模式舉行的2021年度國際固態(tài)電路會議(ISSCC)開場專題講演中表明，半導(dǎo)體整合每踏出成功的一步，背后都需求付出越來越多的努力，而最新一代的3納米工藝節(jié)點將會按期完成。
由于新冠病毒肺炎疫情影響，今年的ISSCC(EETT編按：美國時間2月13日至22日)改以全在線方法舉行，而且也沒有因此改動將各場教導(dǎo)課程與短會議組織在周末舉行的慣例。而筆者在會議第一天就從加拿大的渥太華(Ottawa)準時上線，這是我第一次穿著家居服參加全體大會，也是我第一次在聽講演的時候還在一邊敲鍵盤(我不知道這是我自己覺得打字聲響太刺耳仍是出于禮節(jié)，總之我從不曾在任何現(xiàn)場聽講演或簡報時一起運用我的筆記本電腦)。
劉德音在今年ISSCC的開場講演主題是“揭密立異未來”(UnleashtheFutureofInnovation)，他談到了許多引領(lǐng)半導(dǎo)體技能開展至今的立異，以及繼續(xù)向前跨進的潛在途徑。在講演中一個不時浮現(xiàn)的主題是“技能民主化”，也便是如他所言，盡管技能一般一開始把握在少數(shù)人的手中，但最終仍是由世人所享用;臺積電將其超大型晶圓廠制作視為讓先進技能能盡或許讓世界上多數(shù)人受益的要害。
超越摩爾定律
為了將先進技能推廣到全世界，需求不斷找到方法來保持技能開展;這是著名的摩爾定律(Moore'sLaw)本來承諾的遠景──晶體管單位成本應(yīng)該要保持下降。而劉德音在講演中也著重，半導(dǎo)體工藝微縮的腳步并未減緩，集成電路的功耗、性能與晶體管密度仍在繼續(xù)行進。劉德音表明，臺積電的3納米工藝依照計劃時程開展，乃至比預(yù)期開展超前了一些;因此咱們也有信心看到未來節(jié)點將會按期而至。
半導(dǎo)體新一代工藝節(jié)點的性能與上市時程如預(yù)期開展。(數(shù)據(jù)源：ISSCC2021)
傳統(tǒng)上，半導(dǎo)體工藝微縮仰賴微影技能;現(xiàn)在，藉由極紫外光微影(EUV)技能，產(chǎn)業(yè)界現(xiàn)已打破前一代微影技能的尺度限制，不過產(chǎn)值仍是一個問題。評價EUV技能一個很重要的基準是圖形化(patterning)的總成本，而由于比起選用多重圖形化、屢次曝光方法，EUV能運用較少層數(shù)的光罩，不難想象其成本可到達理想的水平。不過劉德音也表明，EUV功耗極大，為此臺積電現(xiàn)已獲得350W照明光源技能突破，可支持5納米量產(chǎn)乃至到1納米節(jié)點。
自從以硅基互補金屬氧化物半導(dǎo)體(CMOS)技能為中心的新式柵極倉庫資料在本世紀稍早問世以來，資料立異的重要性變得日益明顯。臺積電在5納米節(jié)點導(dǎo)入了一種高遷移率通道(highmobilitychannel，HMC)晶體管，是將鍺(germanium，Ge)整合到晶體管的鰭片(fin)中。而導(dǎo)線也利用鈷(cobalt)與釕(ruthenium)資料繼續(xù)應(yīng)戰(zhàn)極限。
HMC是CMOS工藝連續(xù)許多代的主力──鰭式場效晶體管(FinFET)在鰭片區(qū)域的資料改動，但即使是FinFET也即將到達生命周期結(jié)尾。臺積電將轉(zhuǎn)向具有環(huán)繞式柵極(gateallaround，GAA)通道的納米薄片(nano-sheet)，以供給比FinFET更多的靜電控制。
劉德音指出，新一代組件能完成更小的汲極引致能障下降(draininducedbarrierlowering)，以及更好的次閾值擺幅(sub-thresholdswing);這些特性實際上的優(yōu)勢安在?臺積電下一代渠道能為SRAM帶來更低的供電電壓，供給0.46V的可靠快取運作，隨著芯片上快取的需求越來越高，能將耗電降低到0.5V以下，勢必能改善芯片的整體功耗。
臺積電技能藍圖中的FinFET接班技能是環(huán)繞式柵極納米薄片晶體管。
規(guī)劃-技能協(xié)同優(yōu)化(Design&TechnologyCo-Optimization，DTCO)的概念，將本來各自孤立的規(guī)劃與制作思想轉(zhuǎn)為一種協(xié)作體制，如此一來，一旦刻印出的特征尺度像是柵極間距(gatepitch)再也無法界說新技能節(jié)點，芯片密度仍有或許繼續(xù)添加。
DTCO能保持新節(jié)點1.8倍的邏輯柵密度提高，以及芯片尺度35%~40%的微縮。這種跳脫框架的模式為體系單芯片(SoC)規(guī)劃的重要范疇帶來開展，這一般無法由于工藝技能演進而有所改善。DTCO不光能讓模擬與I/O區(qū)塊改善，還有數(shù)字電路區(qū)塊。
資料技能的改造
資料的立異將繼續(xù)推進芯片技能向前跨進，低維度資料包括六方氮化硼(hexagonalboronnitride，hBN)等2D資料，現(xiàn)已接近完成量產(chǎn)。劉德音著重，臺積電現(xiàn)已與臺灣學(xué)界團隊協(xié)作成功以大面積晶圓尺度生長單晶氮化硼，其效果并獲刊于2020年3月的國際學(xué)術(shù)期刊《Nature》。低溫工藝則將完成晶圓級的邏輯與內(nèi)存活性層(activelayer)倉庫，打造真實的3DIC。
資料的立異連續(xù)了摩爾定律的生命;劉德音表明，少了立異資料，咱們或許無法完成AI加速器技能(這方面Xilinx首席執(zhí)行官VictorPeng在ISSCC的另一場講演有更多著墨)，芯片上快取(on-chipcache)恐怕不足以支持軟件應(yīng)用程序的繼續(xù)演進。
而若少了小芯片(Chiplet)，半導(dǎo)體技能的未來也會不完整。劉德音在講演中指出，在Chiplet變得“很酷”之前，就現(xiàn)已有很多人投入相關(guān)研制;他著重3D體系結(jié)構(gòu)是讓技能朝著正確方向開展的要害推手，并重申Chiplet在完成特定范疇(domainspecific)解決方案上的重要性。每個Chiplet都能在技能上進行優(yōu)化，毋須顧慮一體化SoC固有的規(guī)劃折衷。
工藝的進一步微縮需求體系級的考慮。
展望未來，3D芯片倉庫會是重點。透過臺積電的SoIC(systemonIC)、低溫鍵合(bonding)工藝，能以筆直方法倉庫一打裸晶，高度僅600?m。劉德音在簡報中展現(xiàn)了3D倉庫結(jié)構(gòu)的X光影像，而且評論“看看那完美的對齊…”誰說科技人不能成為兇猛的推銷員?
技能演進腳步未歇
臺積電的專題講演對半導(dǎo)體技能未來開展供給了不錯的綜覽，一起也對于等待和或許遭受的妨礙保持冷靜。劉德音在講演中提到，帶寬不足的情況仍然存在，雖然數(shù)據(jù)處理量每兩年會提高1.8倍，但常態(tài)化的帶寬卻沒有跟上，每兩年生長的速度僅1.6倍;為此I/O數(shù)量需求添加以彌補差距。幸運的是，還有很多行進空間，芯片對芯片互連密度還能再生長個幾倍。
劉德音對ISSCC的聽眾們保證，新技能節(jié)點仍會繼續(xù)以每兩年行進一個代代的節(jié)奏行進;而資料、生產(chǎn)工具、芯片規(guī)劃、專業(yè)封裝技能，以及來自其他范疇的技能需求一起協(xié)作才干達成方針。他在一張投影片中總結(jié)了讓摩爾定律或多或少保持生機的方法。
新資料與新思想讓摩爾定律保持生機。
21世紀初，應(yīng)變硅(strainedsilicon)與高介電(high-k)金屬柵極倉庫等技能的導(dǎo)入，讓半導(dǎo)體工藝微縮以平等速度開展。接著FinFET結(jié)構(gòu)、EUV、HMC還有DTCO，將推進產(chǎn)業(yè)在接下來的15年進入以5納米為干流的代代;更多新穎的晶體管結(jié)構(gòu)還將讓咱們繼續(xù)向前跨進。
有鑒于目前產(chǎn)業(yè)界面對芯片產(chǎn)能緊缺的情況，前面曾提到過的“技能一般一開始把握在少數(shù)人的手中，但最終仍是由世人所享用”這句話，值得咱們再一次考慮。咱們真的能享用到大多數(shù)的先進技能嗎?想想Apple惡名昭彰地“霸占”臺積電每一個工藝節(jié)點，我有點不太確定…就連Qualcomm、Intel也將之視為所面對的最大應(yīng)戰(zhàn)之一。
對大型芯片業(yè)者來說，在未來會讓他們最頭痛的問題或許并不是半導(dǎo)體工藝的產(chǎn)能供應(yīng)量，如同劉德音所言，一個半導(dǎo)體技能的復(fù)興年代即將來臨，有一天芯片規(guī)劃會變得像是寫軟件程序那么簡略，到那時候，“技能民主化”將真實完成。
